target/atsamv: make APCSW cacheable
[openocd.git] / tcl / target / atsamv.cfg
1 # ATMEL SAMV, SAMS, and SAME chips are Cortex-M7 parts
2 # The chips are very similar; the SAMV series just has
3 # more peripherals and seems like the "flagship" of the
4 # family. This script will work for all of them.
5
6 source [find target/swj-dp.tcl]
7
8 if { [info exists CHIPNAME] } {
9    set _CHIPNAME $CHIPNAME
10 } else {
11    set _CHIPNAME samv
12 }
13
14 if { [info exists ENDIAN] } {
15    set _ENDIAN $ENDIAN
16 } else {
17    set _ENDIAN little
18 }
19
20 # Work-area is a space in RAM used for flash programming
21 # By default use 16kB
22 if { [info exists WORKAREASIZE] } {
23    set _WORKAREASIZE $WORKAREASIZE
24 } else {
25    set _WORKAREASIZE 0x4000
26 }
27
28 if { [info exists CPUTAPID] } {
29    set _CPUTAPID $CPUTAPID
30 } else {
31    set _CPUTAPID 0x0bd11477
32 }
33
34 swj_newdap $_CHIPNAME cpu -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id $_CPUTAPID
35 dap create $_CHIPNAME.dap -chain-position $_CHIPNAME.cpu
36
37 set _TARGETNAME $_CHIPNAME.cpu
38 target create $_TARGETNAME cortex_m -endian $_ENDIAN -dap $_CHIPNAME.dap
39
40 $_TARGETNAME configure -work-area-phys 0x20400000 -work-area-size $_WORKAREASIZE -work-area-backup 0
41
42 adapter_khz 1800
43
44 if {![using_hla]} {
45    # if srst is not fitted use SYSRESETREQ to
46    # perform a soft reset
47    cortex_m reset_config sysresetreq
48 }
49
50 set _FLASHNAME $_CHIPNAME.flash
51 flash bank $_FLASHNAME atsamv 0x00400000 0 0 0 $_TARGETNAME
52
53 # Set CSW[27], which according to ARM ADI v5 appendix E1.4 maps to AHB signal
54 # HPROT[3], which according to AMBA AHB/ASB/APB specification chapter 3.7.3
55 # makes the data access cacheable. This allows reading and writing data in the
56 # CPU cache from the debugger, which is far more useful than going straight to
57 # RAM when operating on typical variables, and is generally no worse when
58 # operating on special memory locations.
59 $_CHIPNAME.dap apcsw 0x08000000 0x08000000