+# /* Peripheral and SRAM base address in the alias region */\r
+set PERIPH_BB_BASE 0x42000000\r
+set SRAM_BB_BASE 0x22000000\r
+\r
+# /*Peripheral and SRAM base address in the bit-band region */\r
+set SRAM_BASE 0x20000000\r
+set PERIPH_BASE 0x40000000\r
+\r
+# /*FSMC registers base address */\r
+set FSMC_R_BASE 0xA0000000\r
+\r
+# /*Peripheral memory map */\r
+set APB1PERIPH_BASE [set PERIPH_BASE]\r
+set APB2PERIPH_BASE [expr $PERIPH_BASE + 0x10000]\r
+set AHBPERIPH_BASE [expr $PERIPH_BASE + 0x20000]\r
+\r
+set TIM2_BASE [expr $APB1PERIPH_BASE + 0x0000]\r
+set TIM3_BASE [expr $APB1PERIPH_BASE + 0x0400]\r
+set TIM4_BASE [expr $APB1PERIPH_BASE + 0x0800]\r
+set TIM5_BASE [expr $APB1PERIPH_BASE + 0x0C00]\r
+set TIM6_BASE [expr $APB1PERIPH_BASE + 0x1000]\r
+set TIM7_BASE [expr $APB1PERIPH_BASE + 0x1400]\r
+set RTC_BASE [expr $APB1PERIPH_BASE + 0x2800]\r
+set WWDG_BASE [expr $APB1PERIPH_BASE + 0x2C00]\r
+set IWDG_BASE [expr $APB1PERIPH_BASE + 0x3000]\r
+set SPI2_BASE [expr $APB1PERIPH_BASE + 0x3800]\r
+set SPI3_BASE [expr $APB1PERIPH_BASE + 0x3C00]\r
+set USART2_BASE [expr $APB1PERIPH_BASE + 0x4400]\r
+set USART3_BASE [expr $APB1PERIPH_BASE + 0x4800]\r
+set UART4_BASE [expr $APB1PERIPH_BASE + 0x4C00]\r
+set UART5_BASE [expr $APB1PERIPH_BASE + 0x5000]\r
+set I2C1_BASE [expr $APB1PERIPH_BASE + 0x5400]\r
+set I2C2_BASE [expr $APB1PERIPH_BASE + 0x5800]\r
+set CAN_BASE [expr $APB1PERIPH_BASE + 0x6400]\r
+set BKP_BASE [expr $APB1PERIPH_BASE + 0x6C00]\r
+set PWR_BASE [expr $APB1PERIPH_BASE + 0x7000]\r
+set DAC_BASE [expr $APB1PERIPH_BASE + 0x7400]\r
+\r
+set AFIO_BASE [expr $APB2PERIPH_BASE + 0x0000]\r
+set EXTI_BASE [expr $APB2PERIPH_BASE + 0x0400]\r
+set GPIOA_BASE [expr $APB2PERIPH_BASE + 0x0800]\r
+set GPIOB_BASE [expr $APB2PERIPH_BASE + 0x0C00]\r
+set GPIOC_BASE [expr $APB2PERIPH_BASE + 0x1000]\r
+set GPIOD_BASE [expr $APB2PERIPH_BASE + 0x1400]\r
+set GPIOE_BASE [expr $APB2PERIPH_BASE + 0x1800]\r
+set GPIOF_BASE [expr $APB2PERIPH_BASE + 0x1C00]\r
+set GPIOG_BASE [expr $APB2PERIPH_BASE + 0x2000]\r
+set ADC1_BASE [expr $APB2PERIPH_BASE + 0x2400]\r
+set ADC2_BASE [expr $APB2PERIPH_BASE + 0x2800]\r
+set TIM1_BASE [expr $APB2PERIPH_BASE + 0x2C00]\r
+set SPI1_BASE [expr $APB2PERIPH_BASE + 0x3000]\r
+set TIM8_BASE [expr $APB2PERIPH_BASE + 0x3400]\r
+set USART1_BASE [expr $APB2PERIPH_BASE + 0x3800]\r
+set ADC3_BASE [expr $APB2PERIPH_BASE + 0x3C00]\r
+\r
+set SDIO_BASE [expr $PERIPH_BASE + 0x18000]\r
+\r
+set DMA1_BASE [expr $AHBPERIPH_BASE + 0x0000]\r
+set DMA1_Channel1_BASE [expr $AHBPERIPH_BASE + 0x0008]\r
+set DMA1_Channel2_BASE [expr $AHBPERIPH_BASE + 0x001C]\r
+set DMA1_Channel3_BASE [expr $AHBPERIPH_BASE + 0x0030]\r
+set DMA1_Channel4_BASE [expr $AHBPERIPH_BASE + 0x0044]\r
+set DMA1_Channel5_BASE [expr $AHBPERIPH_BASE + 0x0058]\r
+set DMA1_Channel6_BASE [expr $AHBPERIPH_BASE + 0x006C]\r
+set DMA1_Channel7_BASE [expr $AHBPERIPH_BASE + 0x0080]\r
+set DMA2_BASE [expr $AHBPERIPH_BASE + 0x0400]\r
+set DMA2_Channel1_BASE [expr $AHBPERIPH_BASE + 0x0408]\r
+set DMA2_Channel2_BASE [expr $AHBPERIPH_BASE + 0x041C]\r
+set DMA2_Channel3_BASE [expr $AHBPERIPH_BASE + 0x0430]\r
+set DMA2_Channel4_BASE [expr $AHBPERIPH_BASE + 0x0444]\r
+set DMA2_Channel5_BASE [expr $AHBPERIPH_BASE + 0x0458]\r
+set RCC_BASE [expr $AHBPERIPH_BASE + 0x1000]\r
+set CRC_BASE [expr $AHBPERIPH_BASE + 0x3000]\r
+\r
+# /*Flash registers base address */\r
+set FLASH_R_BASE [expr $AHBPERIPH_BASE + 0x2000]\r
+# /*Flash Option Bytes base address */\r
+set OB_BASE 0x1FFFF800\r
+\r
+# /*FSMC Bankx registers base address */\r
+set FSMC_Bank1_R_BASE [expr $FSMC_R_BASE + 0x0000]\r
+set FSMC_Bank1E_R_BASE [expr $FSMC_R_BASE + 0x0104]\r
+set FSMC_Bank2_R_BASE [expr $FSMC_R_BASE + 0x0060]\r
+set FSMC_Bank3_R_BASE [expr $FSMC_R_BASE + 0x0080]\r
+set FSMC_Bank4_R_BASE [expr $FSMC_R_BASE + 0x00A0]\r
+\r
+# /*Debug MCU registers base address */\r
+set DBGMCU_BASE 0xE0042000\r
+\r
+# /*System Control Space memory map */\r
+set SCS_BASE 0xE000E000\r
+\r
+set SysTick_BASE [expr $SCS_BASE + 0x0010]\r
+set NVIC_BASE [expr $SCS_BASE + 0x0100]\r
+set SCB_BASE [expr $SCS_BASE + 0x0D00]\r