c6c423ce7c7c9fc4e36a400e8a01009f64d57e96
[openocd.git] / src / target / board / imx31pdk.cfg
1 # The IMX31PDK eval board has a single IMX31 chip\r
2 source [find target/imx31.cfg]\r
3 $_TARGETNAME configure -event gdb-attach { reset init }\r
4 $_TARGETNAME configure -event reset-init { imx31pdk_init }\r
5 \r
6 proc imx31pdk_init { } {\r
7         # This setup puts RAM at 0x80000000\r
8 \r
9         # reset the board correctly\r
10         reset run\r
11         reset halt\r
12 \r
13         # ========================================\r
14         # Init CCM\r
15         # ========================================\r
16         mww 0x53FC0000 0x040\r
17         mww 0x53F80000 0x074B0B7D\r
18 \r
19         sleep 100\r
20 \r
21         # ========================================\r
22         # 399MHz - 26MHz input, PD=1,MFI=7, MFN=27, MFD=40\r
23         # ========================================\r
24         mww 0x53F80004 0xFF871D50\r
25         mww 0x53F80010 0x00271C1B\r
26 \r
27         # ========================================\r
28         # Configure CPLD on CS5 \r
29         # ========================================\r
30         mww 0xb8002050 0x0000DCF6\r
31         mww 0xb8002054 0x444A4541\r
32         mww 0xb8002058 0x44443302\r
33 \r
34         # ========================================\r
35         # SDCLK\r
36         # ========================================\r
37         mww 0x43FAC26C 0\r
38 \r
39         # ========================================\r
40         # CAS\r
41         # ========================================\r
42         mww 0x43FAC270 0\r
43 \r
44         # ========================================\r
45         # RAS\r
46         # ========================================\r
47         mww 0x43FAC274 0\r
48 \r
49         # ========================================\r
50         # CS2 (CSD0)\r
51         # ========================================\r
52         mww 0x43FAC27C 0x1000\r
53 \r
54         # ========================================\r
55         # DQM3\r
56         # ========================================\r
57         mww 0x43FAC284 0\r
58 \r
59         # ========================================\r
60         # DQM2, DQM1, DQM0, SD31-SD0, A25-A0, MA10 (0x288..0x2DC)\r
61         # ========================================\r
62         mww 0x43FAC288 0\r
63         mww 0x43FAC28C 0\r
64         mww 0x43FAC290 0\r
65         mww 0x43FAC294 0\r
66         mww 0x43FAC298 0\r
67         mww 0x43FAC29C 0\r
68         mww 0x43FAC2A0 0\r
69         mww 0x43FAC2A4 0\r
70         mww 0x43FAC2A8 0\r
71         mww 0x43FAC2AC 0\r
72         mww 0x43FAC2B0 0\r
73         mww 0x43FAC2B4 0\r
74         mww 0x43FAC2B8 0\r
75         mww 0x43FAC2BC 0\r
76         mww 0x43FAC2C0 0\r
77         mww 0x43FAC2C4 0\r
78         mww 0x43FAC2C8 0\r
79         mww 0x43FAC2CC 0\r
80         mww 0x43FAC2D0 0\r
81         mww 0x43FAC2D4 0\r
82         mww 0x43FAC2D8 0\r
83         mww 0x43FAC2DC 0\r
84 \r
85         # ========================================\r
86         # Initialization script for 32 bit DDR on MX31 PDK\r
87         # ========================================\r
88         mww 0xB8001010 0x00000004\r
89         mww 0xB8001004 0x006ac73a\r
90         mww 0xB8001000 0x92100000\r
91         mww 0x80000f00 0x12344321\r
92         mww 0xB8001000 0xa2100000\r
93         mww 0x80000000 0x12344321\r
94         mww 0x80000000 0x12344321\r
95         mww 0xB8001000 0xb2100000\r
96         mwb 0x80000033 0xda\r
97         mwb 0x81000000 0xff\r
98         mww 0xB8001000 0x82226080\r
99         mww 0x80000000 0xDEADBEEF\r
100         mww 0xB8001010 0x0000000c\r
101 }\r