ftdi/board: Add support for DENX M53EVK 61/1461/2
authorMarek Vasut <marek.vasut@gmail.com>
Fri, 28 Jun 2013 00:29:30 +0000 (02:29 +0200)
committerSpencer Oliver <spen@spen-soft.co.uk>
Mon, 15 Jul 2013 10:02:37 +0000 (10:02 +0000)
Add support for DENX M53EVK board and it's integrated on-board
JTAG adapter using FT2232H.

Change-Id: I022dcafa7799bb84a7873ba67ed82f1e49094320
Signed-off-by: Marek Vasut <marek.vasut@gmail.com>
Reviewed-on: http://openocd.zylin.com/1461
Tested-by: jenkins
Reviewed-by: Andreas Fritiofson <andreas.fritiofson@gmail.com>
tcl/board/imx53-m53evk.cfg [new file with mode: 0644]
tcl/interface/ftdi/m53evk.cfg [new file with mode: 0644]

diff --git a/tcl/board/imx53-m53evk.cfg b/tcl/board/imx53-m53evk.cfg
new file mode 100644 (file)
index 0000000..eada27a
--- /dev/null
@@ -0,0 +1,318 @@
+#######################################
+# DENX M53EVK                         #
+# http://www.denx-cs.de/?q=M53EVK     #
+# Author: Marek Vasut <marex@denx.de> #
+# Based on imx53loco.cfg              #
+#######################################
+
+# The DENX M53EVK has on-board JTAG adapter
+source [find interface/ftdi/m53evk.cfg]
+# The DENX M53EVK board has a single i.MX53 chip
+source [find target/imx53.cfg]
+# Helper for common memory read/modify/write procedures
+source [find mem_helper.tcl]
+
+echo "iMX53 M53EVK board lodaded."
+
+# Set reset type
+reset_config trst_and_srst separate trst_open_drain srst_open_drain
+
+# Run at 6 MHz
+adapter_khz 6000
+
+$_TARGETNAME configure -event "reset-assert" {
+       echo "Reseting ...."
+       #cortex_a dbginit
+}
+
+$_TARGETNAME configure -event reset-init { m53evk_init }
+
+global AIPS1_BASE_ADDR
+set AIPS1_BASE_ADDR     0x53F00000
+global AIPS2_BASE_ADDR
+set AIPS2_BASE_ADDR     0x63F00000
+
+proc m53evk_init { } {
+       echo "Reset-init..."
+       ; # halt the CPU
+       halt
+
+       echo "HW version [format %x [mrw 0x48]]"
+
+       dap apsel 1
+       DCD
+
+       ; # ARM errata ID #468414
+       set tR [arm mrc 15 0 1 0 1]
+       arm mcr 15 0 1 0 1 [expr $tR | (1<<5)]  ; # enable L1NEON bit
+
+       init_l2cc
+       init_aips
+       init_clock
+
+       dap apsel 0
+
+       ; # Force ARM state
+       ; #reg cpsr 0x000001D3
+       arm core_state arm
+}
+
+
+# L2CC Cache setup/invalidation/disable
+proc init_l2cc { } {
+       ; #/* explicitly disable L2 cache */
+       ; #mrc 15, 0, r0, c1, c0, 1
+       set tR [arm mrc 15 0 1 0 1]
+       ; #bic r0, r0, #0x2
+       ; #mcr 15, 0, r0, c1, c0, 1
+       arm mcr 15 0 1 0 1 [expr $tR & ~(1<<2)]
+
+       ; #/* reconfigure L2 cache aux control reg */
+       ; #mov r0, #0xC0                   /* tag RAM */
+       ; #add r0, r0, #0x4                /* data RAM */
+       ; #orr r0, r0, #(1 << 24)          /* disable write allocate delay */
+       ; #orr r0, r0, #(1 << 23)          /* disable write allocate combine */
+       ; #orr r0, r0, #(1 << 22)          /* disable write allocate */
+
+       ; #mcr 15, 1, r0, c9, c0, 2
+       arm mcr 15 1 9 0 2 [expr 0xC4 | (1<<24) | (1<<23) | (1<22)]
+}
+
+
+# AIPS setup - Only setup MPROTx registers.
+# The PACR default values are good.
+proc init_aips { } {
+       ; # Set all MPROTx to be non-bufferable, trusted for R/W,
+       ; # not forced to user-mode.
+       global AIPS1_BASE_ADDR
+       global AIPS2_BASE_ADDR
+       set VAL                 0x77777777
+
+#      dap apsel 1
+       mww [expr $AIPS1_BASE_ADDR + 0x0] $VAL
+       mww [expr $AIPS1_BASE_ADDR + 0x4] $VAL
+       mww [expr $AIPS2_BASE_ADDR + 0x0] $VAL
+       mww [expr $AIPS2_BASE_ADDR + 0x4] $VAL
+#      dap apsel 0
+}
+
+
+proc init_clock { } {
+       global AIPS1_BASE_ADDR
+       global AIPS2_BASE_ADDR
+       set CCM_BASE_ADDR       [expr $AIPS1_BASE_ADDR + 0x000D4000]
+       set CLKCTL_CCSR         0x0C
+       set CLKCTL_CBCDR        0x14
+       set CLKCTL_CBCMR        0x18
+       set PLL1_BASE_ADDR      [expr $AIPS2_BASE_ADDR + 0x00080000]
+       set PLL2_BASE_ADDR      [expr $AIPS2_BASE_ADDR + 0x00084000]
+       set PLL3_BASE_ADDR      [expr $AIPS2_BASE_ADDR + 0x00088000]
+       set PLL4_BASE_ADDR      [expr $AIPS2_BASE_ADDR + 0x0008C000]
+       set CLKCTL_CSCMR1       0x1C
+       set CLKCTL_CDHIPR       0x48
+       set PLATFORM_BASE_ADDR  [expr $AIPS2_BASE_ADDR + 0x000A0000]
+       set CLKCTL_CSCDR1       0x24
+       set CLKCTL_CCDR         0x04
+
+       ; # Switch ARM to step clock
+       mww [expr $CCM_BASE_ADDR + $CLKCTL_CCSR] 0x4
+
+       return
+       echo "not returned"
+       setup_pll $PLL1_BASE_ADDR 800
+       setup_pll $PLL3_BASE_ADDR 400
+
+       ; # Switch peripheral to PLL3
+       mww [expr $CCM_BASE_ADDR + $CLKCTL_CBCMR] 0x00015154
+       mww [expr $CCM_BASE_ADDR + $CLKCTL_CBCDR] [expr 0x02888945 | (1<<16)]
+       while {[mrw [expr $CCM_BASE_ADDR + $CLKCTL_CDHIPR]] != 0} { sleep 1 }
+
+       setup_pll $PLL2_BASE_ADDR 400
+
+       ; # Switch peripheral to PLL2
+       mww [expr $CCM_BASE_ADDR + $CLKCTL_CBCDR] [expr 0x00808145 | (2<<10) | (9<<16) | (1<<19)]
+
+       mww [expr $CCM_BASE_ADDR + $CLKCTL_CBCMR] 0x00016154
+
+       ; # change uart clk parent to pll2
+       mww [expr $CCM_BASE_ADDR + $CLKCTL_CSCMR1] [expr [mrw [expr $CCM_BASE_ADDR + $CLKCTL_CSCMR1]] & 0xfcffffff | 0x01000000]
+
+       ; # make sure change is effective
+       while {[mrw [expr $CCM_BASE_ADDR + $CLKCTL_CDHIPR]] != 0} { sleep 1 }
+
+       setup_pll $PLL3_BASE_ADDR 216
+
+       setup_pll $PLL4_BASE_ADDR 455
+
+       ; # Set the platform clock dividers
+       mww [expr $PLATFORM_BASE_ADDR + 0x14] 0x00000124
+
+       mww [expr $CCM_BASE_ADDR + 0x10] 0
+
+       ; # Switch ARM back to PLL 1.
+       mww [expr $CCM_BASE_ADDR + $CLKCTL_CCSR] 0x0
+
+       ; # make uart div=6
+       mww [expr $CCM_BASE_ADDR + $CLKCTL_CSCDR1] [expr [mrw [expr $CCM_BASE_ADDR + $CLKCTL_CSCDR1]] & 0xffffffc0 | 0x0a]
+
+       ; # Restore the default values in the Gate registers
+       mww [expr $CCM_BASE_ADDR + 0x68] 0xFFFFFFFF
+       mww [expr $CCM_BASE_ADDR + 0x6C] 0xFFFFFFFF
+       mww [expr $CCM_BASE_ADDR + 0x70] 0xFFFFFFFF
+       mww [expr $CCM_BASE_ADDR + 0x74] 0xFFFFFFFF
+       mww [expr $CCM_BASE_ADDR + 0x78] 0xFFFFFFFF
+       mww [expr $CCM_BASE_ADDR + 0x7C] 0xFFFFFFFF
+       mww [expr $CCM_BASE_ADDR + 0x80] 0xFFFFFFFF
+       mww [expr $CCM_BASE_ADDR + 0x84] 0xFFFFFFFF
+
+       mww [expr $CCM_BASE_ADDR + $CLKCTL_CCDR] 0x00000
+
+       ; # for cko - for ARM div by 8
+       mww [expr $CCM_BASE_ADDR + 0x60] [expr 0x000A0000 & 0x00000F0]
+}
+
+
+proc setup_pll { PLL_ADDR CLK } {
+       set PLL_DP_CTL          0x00
+       set PLL_DP_CONFIG       0x04
+       set PLL_DP_OP           0x08
+       set PLL_DP_HFS_OP       0x1C
+       set PLL_DP_MFD          0x0C
+       set PLL_DP_HFS_MFD      0x20
+       set PLL_DP_MFN          0x10
+       set PLL_DP_HFS_MFN      0x24
+
+       if {$CLK == 1000} {
+               set DP_OP       [expr (10 << 4) + ((1 - 1) << 0)]
+               set DP_MFD      [expr (12 - 1)]
+               set DP_MFN      5
+       } elseif {$CLK == 850} {
+               set DP_OP       [expr (8 << 4) + ((1 - 1)  << 0)]
+               set DP_MFD      [expr (48 - 1)]
+               set DP_MFN      41
+       } elseif {$CLK == 800} {
+               set DP_OP       [expr (8 << 4) + ((1 - 1)  << 0)]
+               set DP_MFD      [expr (3 - 1)]
+               set DP_MFN      1
+       } elseif {$CLK == 700} {
+               set DP_OP       [expr (7 << 4) + ((1 - 1)  << 0)]
+               set DP_MFD      [expr (24 - 1)]
+               set DP_MFN      7
+       } elseif {$CLK == 600} {
+               set DP_OP       [expr (6 << 4) + ((1 - 1)  << 0)]
+               set DP_MFD      [expr (4 - 1)]
+               set DP_MFN      1
+       } elseif {$CLK == 665} {
+               set DP_OP       [expr (6 << 4) + ((1 - 1)  << 0)]
+               set DP_MFD      [expr (96 - 1)]
+               set DP_MFN      89
+       } elseif {$CLK == 532} {
+               set DP_OP       [expr (5 << 4) + ((1 - 1)  << 0)]
+               set DP_MFD      [expr (24 - 1)]
+               set DP_MFN      13
+       } elseif {$CLK == 455} {
+               set DP_OP       [expr (8 << 4) + ((2 - 1)  << 0)]
+               set DP_MFD      [expr (48 - 1)]
+               set DP_MFN      71
+       } elseif {$CLK == 400} {
+               set DP_OP       [expr (8 << 4) + ((2 - 1)  << 0)]
+               set DP_MFD      [expr (3 - 1)]
+               set DP_MFN      1
+       } elseif {$CLK == 216} {
+               set DP_OP       [expr (6 << 4) + ((3 - 1)  << 0)]
+               set DP_MFD      [expr (4 - 1)]
+               set DP_MFN      3
+       } else {
+               error "Error (setup_dll): clock not found!"
+       }
+
+       mww [expr $PLL_ADDR + $PLL_DP_CTL] 0x00001232
+       mww [expr $PLL_ADDR + $PLL_DP_CONFIG] 0x2
+
+       mww [expr $PLL_ADDR + $PLL_DP_OP] $DP_OP
+       mww [expr $PLL_ADDR + $PLL_DP_HFS_MFD] $DP_OP
+
+       mww [expr $PLL_ADDR + $PLL_DP_MFD] $DP_MFD
+       mww [expr $PLL_ADDR + $PLL_DP_HFS_MFD] $DP_MFD
+
+       mww [expr $PLL_ADDR + $PLL_DP_MFN] $DP_MFN
+       mww [expr $PLL_ADDR + $PLL_DP_HFS_MFN] $DP_MFN
+
+       mww [expr $PLL_ADDR + $PLL_DP_CTL] 0x00001232
+       while {[expr [mrw [expr $PLL_ADDR + $PLL_DP_CTL]] & 0x1] == 0} { sleep 1 }
+}
+
+
+proc CPU_2_BE_32 { L } {
+       return [expr (($L & 0x000000FF) << 24) | (($L & 0x0000FF00) << 8) | (($L & 0x00FF0000) >> 8)  | (($L & 0xFF000000) >> 24)]
+}
+
+
+# Device Configuration Data
+proc DCD { } {
+#      dap apsel 1
+       mww 0x53fa86f4 0x00000000        ;# GRP_DDRMODE_CTL
+       mww 0x53fa8714 0x00000000        ;# GRP_DDRMODE
+       mww 0x53fa86fc 0x00000000        ;# GRP_DDRPKE
+       mww 0x53fa8724 0x04000000        ;# GRP_DDR_TYPE
+
+       mww 0x53fa872c 0x00300000        ;# GRP_B3DS
+       mww 0x53fa8554 0x00300000        ;# DRAM_DQM3
+       mww 0x53fa8558 0x00300040        ;# DRAM_SDQS3
+
+       mww 0x53fa8728 0x00300000        ;# GRP_B2DS
+       mww 0x53fa8560 0x00300000        ;# DRAM_DQM2
+       mww 0x53fa8568 0x00300040        ;# DRAM_SDQS2
+
+       mww 0x53fa871c 0x00300000        ;# GRP_B1DS
+       mww 0x53fa8594 0x00300000        ;# DRAM_DQM1
+       mww 0x53fa8590 0x00300040        ;# DRAM_SDQS1
+
+       mww 0x53fa8718 0x00300000        ;# GRP_B0DS
+       mww 0x53fa8584 0x00300000        ;# DRAM_DQM0
+       mww 0x53fa857c 0x00300040        ;# DRAM_SDQS0
+
+       mww 0x53fa8578 0x00300000        ;# DRAM_SDCLK_0
+       mww 0x53fa8570 0x00300000        ;# DRAM_SDCLK_1
+
+       mww 0x53fa8574 0x00300000        ;# DRAM_CAS
+       mww 0x53fa8588 0x00300000        ;# DRAM_RAS
+       mww 0x53fa86f0 0x00300000        ;# GRP_ADDDS
+       mww 0x53fa8720 0x00300000        ;# GRP_CTLDS
+
+       mww 0x53fa8564 0x00300040        ;# DRAM_SDODT1
+       mww 0x53fa8580 0x00300040        ;# DRAM_SDODT0
+
+       # Initialize DDR2 memory
+       mww 0x63fd9088 0x32383535
+       mww 0x63fd9090 0x40383538
+       mww 0x63fd907c 0x0136014d
+       mww 0x63fd9080 0x01510141
+
+       mww 0x63fd9018 0x00011740
+       mww 0x63fd9000 0xc3190000
+       mww 0x63fd900c 0x555952e3
+       mww 0x63fd9010 0xb68e8b63
+       mww 0x63fd9014 0x01ff00db
+       mww 0x63fd902c 0x000026d2
+       mww 0x63fd9030 0x009f0e21
+       mww 0x63fd9008 0x12273030
+       mww 0x63fd9004 0x0002002d
+       mww 0x63fd901c 0x00008032
+       mww 0x63fd901c 0x00008033
+       mww 0x63fd901c 0x00028031
+       mww 0x63fd901c 0x092080b0
+       mww 0x63fd901c 0x04008040
+       mww 0x63fd901c 0x0000803a
+       mww 0x63fd901c 0x0000803b
+       mww 0x63fd901c 0x00028039
+       mww 0x63fd901c 0x09208138
+       mww 0x63fd901c 0x04008048
+       mww 0x63fd9020 0x00001800
+       mww 0x63fd9040 0x04b80003
+       mww 0x63fd9058 0x00022227
+       mww 0x63fd901c 0x00000000
+#      dap apsel 0
+}
+
+# vim:filetype=tcl
diff --git a/tcl/interface/ftdi/m53evk.cfg b/tcl/interface/ftdi/m53evk.cfg
new file mode 100644 (file)
index 0000000..2b97270
--- /dev/null
@@ -0,0 +1,14 @@
+#
+# DENX M53EVK
+#
+# http://www.denx-cs.de/?q=M53EVK
+#
+
+interface ftdi
+ftdi_device_desc "Dual RS232-HS"
+ftdi_vid_pid 0x0403 0x6010
+
+ftdi_channel 0
+ftdi_layout_init 0x0008 0x000b
+ftdi_layout_signal nTRST -data 0x0010 -oe 0x0010
+ftdi_layout_signal nSRST -data 0x0020 -oe 0x0020