3560e97a762bf732a07aa59d31cb1eb49176036c
[openocd.git] / tcl / target / lpc1759.cfg
1 # !!!!!!!!!!!!
2 # ! UNTESTED !
3 # !!!!!!!!!!!!
4
5 # NXP LPC1759 Cortex-M3 with 512kB Flash and 32kB+32kB Local On-Chip SRAM,
6 set CHIPNAME lpc1759
7 set CPUTAPID 0x4ba00477
8 set CPURAMSIZE 0x8000
9 set CPUROMSIZE 0x80000
10
11 # After reset the chip is clocked by the ~4MHz internal RC oscillator.
12 # When board-specific code (reset-init handler or device firmware)
13 # configures another oscillator and/or PLL0, set CCLK to match; if
14 # you don't, then flash erase and write operations may misbehave.
15 # (The ROM code doing those updates cares about core clock speed...)
16 #
17 # CCLK is the core clock frequency in KHz
18 set CCLK 4000
19
20 #Include the main configuration file.
21 source [find target/lpc17xx.cfg];